課程大綱： FPGA性能設計課程培訓
第一節
回顧FPGA 設計基礎
利用 FPGA 資源進行設計
內核生成器（C0RE Generator）軟件系統
基本 FPGA 時鐘資源
Virtex-6 和 Spartan-6 FPGA 時鐘資源
實驗1：利用 FPGA 資源進行設計
FPGA 設計技術
綜合技術
實驗2：綜合技術
第二節
實現時序收斂
實驗3：回顧全局時序約束
特定通路時序約束，部分
特定通路時序約束，第2部分
實驗4：實現時序收斂
課程目錄：JFPGA性能設計課程培訓
4401
人關注
（78637/99817）
課程大綱：
課程教師
曙海專家講師
曙海的講師隊伍名校博士、碩士學歷的工程師占絕大多數，他們大部分為華為，Xilinx,上海貝爾，synopsys，TI德州儀器，Synopsys，中科院，中興，Intel英特爾,Cadence公司,NI公司，IBM，Altera，Oracle，微軟，飛思卡爾等大型公司高級工程師，項目經理，技術支持專家，開發過多個大型項目，基本上都有十幾年實際項目經驗。
?針對客戶實際需求，案例教學，全國連鎖,專注20年,邊講邊練，互動式授課注重就業，線上、線下皆可。
?針對客戶實際需求，案例教學，全國連鎖,專注20年,邊講邊練，互動式授課注重就業，線上、線下皆可。
加入高級會員獲得助教答疑
